IIC總線接口設計

IIC總線接口設計

IIC總線接口的設計是整個系統設計的關鍵之一，從本章起，開始介紹IIC總線接口的內部模塊的設計。在接口模塊設計中，主要介紹模塊要實現的功能和設計的思路，并給出用QuartusⅡ軟件對每一個模塊編譯生成的單個電路模塊。

實現功能

通過是用Verilog HDL語言在FPGA上實現IIC總線接口，該接口接收來自高速設備或片上總線的讀寫命令信號、地址信號、并行數據信號，并把它們轉換為相應的串行信號發送到Slave器件中去，它還發送應答信號，以便讓主器件來調節發送或接收數據的速度移配合從器件的接收，寫，和發送，讀，數據。

鑒于IIC總線的規范，其接口主要完成的功能如下：
1、具有軟件可編程系統時鐘頻率
2、軟件可編程響應位
3、啟動/停止/重啟/響應各種觸發狀態
4、支持系統擴展
5、僅支持時鐘同步，不支持仲裁
6、隨機讀取總線數據和狀態

接口定義了2個傳輸速度：
標準模式——100 Kbps
快速模式——400 Kbps   

IIC總線接口設計

IIC總線接口設計

IIC總線接口設計